PERIPHERAL MASS MEMORY SUBSYSTEM

Patent number:

JP4219815

Publication date:

1992-08-10

Inventor:

CARTEAU DANIEL; SCHRECK PHILIPPE; GIACOMINI

PATRICIA

Applicant:

BULL SA

Classification:

- international:

G06F3/06; G06F13/12

- european:

Application number: JP19910069318 19910308

Priority number(s):

Also published as:

】 EP0445479 (A1) 丛 US5325488 (A1)

FR2659460 (A1)


EP0445479 (B1)

Report a data error here

Abstract of JP4219815

PURPOSE: To obtain a system which manages not only the transfer of data from a central unit to a mass memory, but also the reading and writing of data to and from the mass memory instead of the central unit.

CONSTITUTION: This system includes two control units UC1 and UC2 which belong to an information processing system including one of central hosts H1 -H4, and are so constituted as to control one of mass memories BMD1 and BMD2, and equipped with plural structure elements PR1 -PR2, DE1 -DE2, CA1 -CA2, HA1 -HA2, and DA1 -DA2 connected to an independent power source and 1st and 2nd parallel buses B1 and B2. Then the system includes microsoftware architecture which is so constituted as to execute commands to the host and inform the host of state changes of the mass memories BMD1 and BMD2, characteristic of the structure elements PR1 -PR2, DE1 -DE2, CA1 -CA2, and DA1-DA2, and mounted on the hardware structure of the elements.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平4-219815

(43)公開日 平成4年(1992)8月10日

(51) Int.Cl.5

G06F 3/06

識別記号 庁内整理番号

301 H 7165-5B

R 7165-5B

13/12

310 E 7230-5B

技術表示箇所

最終頁に続く

審査請求 有 請求項の数12(全 17 頁)


(21)出願番号	特願平3-69318	(71)出願人	390035633
•			ブル・エス・アー
(22)出顧日	平成3年(1991)3月8日		フランス国、75116・パリ、アプニユ・ド
			ウ・マラコフ、121
(31)優先権主張番号	9002962	(72)発明者	ダニエル・カルト
(32)優先日	1990年3月8日		フランス国、78180・モンテイニ・ル・ブ
(33)優先権主張国	フランス (FR)		ルトヌー、プラス・ジョルジユ・ポンピド
			ウ、6
		(72)発明者	フイリツプ・シユルク
			フランス国、78310・モルパ、リユ・ド
			ウ・ロレンヌ、13
		(74)代理人	弁理士 川口 義雄 (外2名)
	•		· · · · · · · · · · · · · · · · · · ·

(54) 【発明の名称】 周辺マスメモリサプシステム

(57) 【要約】 (修正有)

【構成】1つのセントラルホスト(H_1 , H_2 , H_3 , H_4)を含む情報処理システムに属しており、1つのマスメモリ(BMD_1 , BMD_2 , ...,)を制御するように構成され且つ独立電源($ALIM_1$, $ALIM_2$, BAT_1 , BAT_2)と、第1及び/又は第2の並列型バス(B_1 , B_2)に接続された複数の構造エレメント(PR_1-PR_2 , DE_1-DE_2 , CA_1-CA_2 , HA_1-HA_2 , DA_1-DA_2)とを夫々有する2つのコントロールユニット(UC_1 , UC_2)を含む周辺マスメモリサブシステム(PSS_1 , PSS_2)。本サブシステムは、ホストのコマンドを実行すると共にマスメモリの状態変化をホストに知らせるように構成され、各々が各々のコントロールユニットの構造エレメントに固有であり且つ該エレメントのハードウェア構造に搭載されるマイクロソフトウェアアーキテクチャを含むことを特徴とする。

【効果】本発明はあらゆる型の情報処理システムに有効 に適用可能である。



1

【特許請求の範囲】

【請求項1】 少なくとも1つのセントラルホストを含 む情報処理システムに属しており、少なくとも1つのマ スメモリを制御するように構成され且つ独立電源と、第 1及び/又は第2の並列型バスに接続された複数の構造 (ハードウェア+マイクロソフトウェア) エレメントと を夫々有する2つのコントロールユニットを含む周辺マ スメモリサプシステムであって、該サプシステムが、ホ ストのコマンドを実行すると共にマスメモリの状態変化 をホストに知らせるように構成されており、各々が各々 のコントロールユニットの各々の構造エレメントに固有 であり且つ該エレメントのハードウェア構造に搭載され る複数の機能マイクロソフトウェアサプアセンブリから 形成されるマイクロソフトウェアアーキテクチャを含む ことを特徴とする周辺マスメモリサブシステム。

【請求項2】 ホストが第1のコントロールユニットに 属する少なくとも1つの第1のホストアダプタを介して 2つのパスの少なくとも一方に接続されており、マスメ モリが第1及び第2のコントロールユニットに属する少 なくとも1つの第1及び第2のマスメモリアダプタを介 20 して2つのバスの各々に接続されており、ホストアダプ タとメモリアダプタとが部分的に同形のハードウェア構 造を有しており、コントロールユニットの各々の他の構 造エレメントが部分的に同形のハードウェア構造を有す ることを特徴とする請求項1に記載のサプシステム。

【請求項3】 各機能サブアセンブリが特定の機能に各 々対応する1組のモジュールを含んでおり、いくつかの モジュールがサブアセンブリ間で同一であることを特徴 とする請求項1又は2に記載のサブシステム。

【請求項4】 ホストアダプタ及びディスクアダプタ以 30 外に、各コントロールユニットの構造エレメントがセン トラルプロセッサ、ソリッドステートディスクユニット 及びキャッシュメモリであり、各コントロールユニット のセントラルプロセッサ、ソリッドステートディスクユ ニット及びキャッシュメモリが夫々相互に同一であり、 一方のユニットの構造エレメントの各々が他方のユニッ トの対応するエレメントと同一であることを特徴とする 請求項1から3のいずれか一項に記載のサブシステム。

【請求項5】 ホストアダプタ及びマスメモリアダプタ がドーターボードに関連付けられるマザーボードを各々 含んでおり、マザーボードが構造的に相互に同一であ り、以下のハードウェアコンポーネント、即ちマスメモ りに書き込み又は読み取りすべきデータブロックを受け 取るバッファメモリと、帰属するアダプタの機能を制御 するためのマイクロプロセッサと、対応するアダプタに 固有の機能サプアセンブリのマイクロソフトウェアモジ ュールの種々の命令とデータとを受け取るRAM型メモ リと、対応するアダプタをコントロールユニットの他の 構造エレメントに接続するためのマイクロプロセッサ と、2つのパスの少なくとも一方との接続用インターフ 50 プシステム。

ェースとを備えており、これらのコンポーネントがコン トロールマイクロプロセッサの内部バスに接続されてい ることを特徴とする請求項4に記載のサプシステム。

【請求項6】 ホストアダプタのドーターボードがセン トラルホストとの接続用インターフェースを含んでお り、マスメモリアダプタのドーターボードがマスメモリ との接続用インターフェースを備えていることを特徴と する請求項5に記載のサプシステム。

【請求項7】 セントラルプロセッサ、ソリッドステー トディスクユニット及びキャッシュメモリがドーターボ ードに接続されるか又はされない少なくとも1つのマザ ーボードを各々含んでおり、ハードウェアが互いに同一 のマザーボードが以下のハードウェアコンボーネント、 即ち2つのパスと接続するための2つのインターフェー スと、2つのバスによりサプシステムの他の構成要素で ある構造エレメントと接続するための2つのマイクロコ ントローラと、対応する構造エレメントのコマンド用マ イクロプロセッサと、パッファメモリと、対応する構造 エレメントに固有のサブアセンブリの種々のマイクロソ フトウェアモジュールとそのコマンドマイクロプロセッ サにより処理されるデータとを含むRAM型メモリとを 備えており、これらの種々のコンポーネントが同一のコ マンドマイクロプロセッサの同一の内部パスに接続され ていることを特徴とする請求項4に記載のサプシステ

【請求項8】 ホストアダプタに固有の機能サブアセン プリHが、該サプアセンプリHを構成する種々のモジュ ール間の連係作業を組織するホストアダプタのオペレー ティングシステムに関するモジュールMoと、アダプタ が接続された並列型バスを介してホストアダプタ及び他 の構造エレメントにしたがって情報の転送を管理するた めのモジュールMiと、ホストインターフェースを管理 するためのモジュールM2と、ホストアダプタのRAM 型メモリに含まれるコマンドスタックを管理するための モジュールM3と、ホストによりコントロールユニット にアドレスされるコマンドを実行するためのモジュール M₄ と、セントラルホストからマスメモリへのコマンド を受け取り、これらのコマンドをマスメモリアダプタに 経路指定するためのモジュールMsと、ホストアダプタ のハードウェアコンポーネントの一方又は他方にエラー が検出された場合にリスタート及びエラー処理するため のモジュールM₆と、ホストアダプタのパッファメモリ を管理するためのモジュールMioとを含むことを特徴と する請求項6に記載のサプシステム。

【請求項9】 マスメモリアダプタに固有の機能サブア センプリDが、ホストアダプタのモジュールと同一のモ ジュールMo, M1, M3, M6, M10と、セントラルホス トからマスメモリへのコマンドを翻訳するためのモジュ ールM。とを含むことを特徴とする請求項8に記載のサ

【請求項10】 ソリッドステートディスクユニットの サプアセンブリが、ホストアダプタのモジュールと同一 のモジュールMo, M1, M3, Me, M1oと、セントラル ホストから対応するソリッドステートディスクユニット へのコマンドを翻訳するためのモジュールMoとを含む ことを特徴とする請求項8に記載のサプシステム。

【請求項11】 キャッシュメモリのサブアセンブリCがモジュールMo, Mnと、キャッシュメモリのテーブルを管理するためのモジュールMnnとを含むことを特徴とする請求項8に記載のサブシステム。

【請求項12】 セントラルプロセッサの機能サプアセ ンプリアがモジュールMo及びMo以外に、対応するコン トロールユニットを初期化するためのモジュールM 12と、2つのコントロールユニット間の通信用モジュー ルであって、該ユニットの一方を構成する構造エレメン トの一つが使用不能の場合に、該ユニット間に情報交換 を設定するように特に構成されたモジュールMisと、対 応するセントラルプロセッサによりコマンドされるコン トロールユニットの電源を管理するためのモジュールM 11と、電源が切断された場合に対応するセントラルプロ セッサによりコマンドされるコントロールユニットのコ ンテキストを救済するためのモジュールM16と、電源が 切断され、モジュールMicにより救済が行われた後に、 対応するソリッドステートディスクユニットの書き込み 又は読み取りオペレーションをリスタートするためのモ ジュールM11と、パックアップディスクメモリと関連す るセントラルプロセッサとの間のインターフェースを管 理するためのモジュールMisとを備えることを特徴とす る請求項8に記載のサブシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は周辺マスメモリサプシステムに係る。より詳細には、本発明は該サプシステムのハードウェア及びマイクロソフトウェアアーキテクチャに係り、あらゆる型の情報処理システムに適用可能である。

[0002]

【従来の技術】情報処理システムが少なくとも1つのセントラルプロセッサ及び該プロセッサが接続された1つの主記憶装置から形成される少なくとも1つの中央処理装置即ちセントラルホストと、複数の周辺装置と、主記憶装置と種々の周辺装置との間のデータ交換の制御を確保する少なくとも1つの入出力プロセッサとから構成されることは知られている。

【0003】種々のコントロールユニット即ちコントローラが種々の周辺装置に関連付けられており、セントラルホストと種々のコントローラに関連付けられる周辺装置との間のデータの物理的転送を確保する。

【0004】一般に、同一の地理的位置において情報処理システムを構成する全機能エレメントは、これらのエ 50

レメントを担持する種々のボードとその電源との間のデータ転送を確保する同一の並列バスに接続されている。

【0005】現在最も汎用されているパスはMultibus 1] (Intel社の登録商標) である。そのアーキテクチャは Institute of Electrical and Electronic Engineers (IEEE) 規格1296により規格化された並列型の主パスを 中心に構築される。

【0006】最も頻用されている周辺装置としては回転磁気ディスクメモリ又は光ディスクメモリのようなマスメモリがある。マスメモリは非常に大量の情報を保存し且つ比較的迅速に情報にアクセスすることができるので、非常に広く使用されている。その平均アクセス時間は約20~25ミリ秒である。市販の最高性能のディスクメモリの容量は1ギガバイトを越える。

【0007】マスメモリとしては、半導体メモリを使用する電子メモリ又は電子ディスク(又はソリッドステートディスク)として知られるメモリが現在開発中である。そのアクセス時間は1ミリ秒(即ち最高性能の回転ディスクメモリのアクセスタイムの数十分の1)を大幅に下回り、回転部分を備えない。しかしながら、その単位記憶容量コストは高く、磁気ディスクメモリの約20倍である。もっとも、エレクトロニックメモリの単位記憶容量コストは回転磁気ディスクメモリよりも著しく記速に低下しつつあり、このコストは数年以内に等しくなるだろうと考えられる。したがって、情報処理システムの周辺装置として回転磁気ディスクメモリとソリッドステートディスクとを同時に使用すると有用であると考えられる。

[0008]

30 【発明が解決しようとする課題】情報処理システムの構造はますます複雑になっており、ますます多数のエレメントが必要になっている。更に、このようなシステムにより処理すべきデータ量は極めて甚大であり、システムのセントラルプロセッサにより処理する前に多数のマスメモリを使用してこれらのデータを保存する必要がある。その結果、このようなシステム全体を中央処理装置により管理するのは著しく複雑である。

【0009】したがって、夫々システムのエレメントの一部、特に周辺装置を管理する複数のサプシステムのレベルに、情報処理システムを構成するエレメントアセンブリに管理を分散させることが望ましい。

【0010】本発明の目的は明確には、セントラルユニットの代わりにセントラルユニットからマスメモリへのデータの転送のみならずマスメモリへの情報の読み書きを管理する周辺マスメモリサブシステムを提供することである。

【0011】このようなサプシステムはできるだけ使用 し易く且つ高性能でなければならない。

【0012】更に、データへのアクセスは完全に保護されなければならず、即ち一部又は全体の故障時であろう

と、システムのエレメントの全体又は一部の保守のためのダウン時間であろうと状況に関係なく、サプシステムにより管理されるマスメモリに含まれる任意のデータに常にアクセスできなければならない。

【0013】換言するならば、セントラルホストはサブシステムがマスメモリを実際にどのように管理するかを気遣う必要なく、サブシステム又はマスメモリに影響し得る誤動作とは無関係に、サブシステムにより管理されるマスメモリに含まれる任意のデータにアクセスできなければならない。これはホストにとってデータの可用性 10を規定する。

[0014]

【課題を解決するための手段】このために、本発明の周辺マスメモリサプシステムはMultibus II型の2つの並列バスを中心に構築されたモジュラーハードウェアアーキテクチャにしたがって構成され、種々の型のハードウェアエレメント(ロジックボード)の数は著しく少ない。これらのハードウェアエレメントは相互に同形の部分を有しており、これらの種々のハードウェアエレメントに搭載されたマイクロソフトウェアアーキテクチャはつけばにモジュラー型であり、所定のハードウェアエレメントに夫々搭載される複数の機能サプアセンブリを含み、マイクロソフトウェアアーキテクチャのサプアセンプリはマイクロソフトウェアモジュールから形成され、モジュールの一部はサプアセンブリ間で共通である。

[0015]

【作用】本発明によると、少なくとも1つのセントラルホストを含む情報処理システムに属しており、少なくとも1つのマスメモリを制御するように構成され且つ独立電源と、第1及び/又は第2の並列型パスに接続された 30 複数の構造(ハードウェア+マイクロソフトウェア)エレメントとを夫々有する2つのコントロールユニットを含む周辺マスメモリサブシステムは、ホストのコマンドを実行すると共にマスメモリの状態変化をホストに知らせるように構成されており、各々が各々のコントロールユニットの各々の構造エレメントに固有であり且つ該エレメントのハードウェア構造に搭載される複数の機能マイクロソフトウェアサブアセンブリから形成されるマイクロソフトウェアアーキテクチャを含むことを特徴とする。 40

[0016]

【実施例】本発明のその他の特徴及び利点は添付図面に 関する以下の詳細な説明に明示される。

【0017】図1は本発明の周辺マスメモリサブシステムの第1の実施態様PSS」を示す。

【0018】サプシステム PSS_1 は例えば2つのセントラルホスト H_1 及び H_2 を含むより大型の情報処理システムに属する。

[0019] サプシステムPSS₁は好ましくは2つの同一のコントロールユニット、即ち図1の左側のUC₁ 50

と右側のUC2とを含む。

【0020】サプシステムPSS1のハードウェアアーキテクチャは好ましくはMultibus II型の相互に並列な2つの同形のパスB1及びB2の周囲に構築され、該パスは相互に完全に正対する中心ゾーンと、相互に正対しない2つの側部ゾーンとを有する。

6

【0021】2つのコントロールユニットUC1及びUC2は厳密に同形であり、対称面PSに関して相互に対称である。

【0022】第1のコントロールユニットUC1は第1の電源ALIM1により電気エネルギを供給され、バッテリBAT1により構成される第1の緊急電源手段に接続されている。

【0023】同様に、第2のコントロールユニットUC z は第1の電源から独立した第2の電源ALIMzにより 給電され、第2の緊急電源BATz に接続されている。

【0024】第10コントロールユニットUC1は以下の構造エレメント、即ち第10セントラルプロセッサPR1と、ソリッドステートディスクユニットDE1と、ホストアダプタHA1、マスメモリ(マスメモリは6つのディスクメモリD1~D6を有するパンクBMD1から形成される)アダプタ(本明細書中では簡単にするためにディスクアダプタと呼称する)DA1と、バックアップディスクメモリMSD1と、キャッシュメモリCA1を含み、100構造エレメントはハードウェア構造とこの構造に搭載されたマイクロソフトウェアサプアセンブリとの組み合わせとして規定される。

[0025].

【0026】同様に、第20コントロールユニットUC 2は第20セントラルプロセッサPR2と、第20ソリッドステートディスクユニットDE2と、ホストアダプタHA2と、第20ディスクアダプタDA2と、第20パックアップディスクメモリMSD2と、第20キャッシュメモリCA2とを含む。

【0027】第1及び第2のディスクアダプタDA1及びDA2は夫々のリンクCS1及びCS1を介してディスクメモリバンクBMD1に接続されている(図1には6つのディスクメモリ即ちD1~D6のみを示す)。該ディスクアダプタは更にリンクCS2及びCS1を介して第2のディスクメモリバンクBMD2(図1には簡単にするために図示せず)に接続されている。

【0028】リンクCS1~CS1は、American National Standards Institute (ANSI) 及びInternational Standard Organization (ISO) により規格化されたIPI-2型である。

【0029】第1のホストアダプタ HA_1 は第1の接続 チャネル CE_1 により第1のホスト H_1 に接続され、第2の接続チャネル CE_2 により第2のホスト H_2 に接続され ている。

【0030】同様に、第2のホストアダプタHA₂は第

1の連結チャネルCE $_{1}$ により第2のホスト H_{2} に接続されており、第2の接続チャネルCE $_{4}$ により第1のホスト H_{1} に接続されている。

【0031】この場合、第1及び第2のホストアダプタ HA、及びHA。の第1の連結チャネルCE、及びCE。は 第2の連結チャネルCE。及びCE、よりも優先される。

【0032】4つの接続チャネルCE₁~CE₄はANSI (及びISO) により規格化されたIPI-3型である。

【0033】第1のコントロールユニットを構成する全構造エレメント即ちPR1, DE1, HA1, DA1, MSD1及びCA1は、ハードウェア及び及びマイクロソフトウェアの両面から見て第2のコントロールユニットUC2の対応するエレメント即ちPR2, DE2, HA2, DA2, MSD2及びCA2と同形であり、面PSに関して相互に対称に配置されている。

【0034】6つの構成エレメント DE_1 , DE_2 , PR_1 , PR_2 , CA_1 , CA_2 は、2つのパス B_1 及び B_2 パスの相互に正対している中心部分でこれらのパスに同時にに接続されている。

【0035】第1のコントロールユニットUC1の構成 20 エレメントHA1及びDA1は第1のバスBS1に接続され、第2のコントロールユニットUC2の対応するエレメントHA2及びDA2は第2のバスB2に接続されている。

【0036】第1のバックアップディスクメモリMSD」は、SCSI型のリンクL」を介して第1のセントラルプロセッサPR」と第2のソリッドステートディスクユニットDE2とに接続されている。

【0037】同様に第2のバックアップディスクメモリMSD2は、SCSI型のリンクL2を介して第2のセン 30トラルプロセッサPR2と第1のソリッドステートディスクユニットDE1とに接続されている。したがって、2つのバックアップディスクメモリMSD1及びMSD2は同時に第1及び第2のコントロールユニットUC1及びUC2からアクセス可能である。

【0038】 2 つのバックアップディスクメモリは、電源 $ALIM_1$ 及び $ALIM_2$ (図1 では簡単にするために図示せず)に夫々接続された2 つの入力を有するOR回路により電圧を供給される。

【0039】図2に示す本発明の周辺マスメモリサブシステムの第2の実施態様PSS2は、図1に示した第1の実施態様PSS1の拡張形でより高性能である。該サブシステムは同様に2つのパスB1及びB2の周囲に構築されると仮定される。該サブシステムは同様に2つの同形のコントロールユニットUC1及びUC2を含む。該コントロールユニットの各々はエレメントPR1, DE1, CA1, MSD1, DA1及びHA1 (ユニットUC1)と、PR2, DE2, CA2, MSD2, DA2及びHA2 (ユニットUC2)とを含んでおり、これらのエレメントは図1の対応エレメントと全く同一の参照符号を付

し、厳密に同一の役割及び機能を有する。 6つのディスクメモリ $D_1 \sim D_8$ から構成されるディスクメモリバンク BMD_1 は図 1 と同様に 2つのディスクアダプタ DA_1 及び DA_2 に接続されている。

8

【0040】第1のコントロールユニットUC1は、更 にホストアダプタHA3と3つのディスクアダプタD A3、DA5、DA7とを含む。

【0041】同様に、第2のコントロールユニットUC 2は、更にホストアダプタHA、と3つのディスクアダプ 10 タDA、DA。及びDA。とを含む。

【0042】ホストアダプタHA1及びHAsと4つのディスクアダプタDA1, DAs, DAs及びDA7とはバスB2に接続されており、ホストアダプタHA2及びHA4とディスクアダプタDA2, DA4, DA6, DA6とはバスB1に接続されている。

【0043】上記の他のエレメント、即ちセントラルプロセッサPR₁, PR₂、キャッシュメモリCA₁, CA₂及びソリッドステートディスクユニットDE₁, DE₂は同時に2つのバスB₁及びB₂に接続されていることが明らかである。

【0044】2つのディスクアダプタDA。及びDA は、例えば6つのデイスクメモリD11~D16により構 成されるディスクメモリパンクBMD2に接続されている

【0045】同様に、ディスクアダプタDAs及びDAsとDAr及びDAsとは、夫々例えば6つのディスクメモリD21~D26及びDs1~Ds6(図2には簡単にするための図示せず)により構成されるディスクメモリバンクBMDs及びBMD(に夫々接続されている。

【0046】ディスクアダプタに接続されたディスクメモリの数が十分に多い場合、コントロールユニットUC」及びUC₂は夫々第1のセントラルプロセッサPR₁及び第2のソリッドステートディスクユニットDE₂と、第2のセントラルプロセッサPR₂及び第1のソリッドステートディスクユニットDE₁とに夫々接続された補助バックアップディスクメモリ(例えばMSD₃及びMSD₄)を含み得る。

【0047】本発明の周辺サプシステムは図2に示す以外のホストアダプタ及びディスクアダプタを含んでもよいことが明らかであり、これらの補助ディスクアダプタは他の磁気ディスクメモリバンク、例えば光ディスクメモリバンク、テープ駆動装置又は磁気光学ディスクメモリ等に接続される。換書するならば、本発明の周辺マスメモリサプシステムは多数の可能な機器構成を含むことができ、多大な記憶容量を有するマスメモリを管理することができる。

 CA_1 , MSD_1 , DA_1 及び HA_1 (ユニット UC_1) 【0048】本発明のサブシステムのディスクメモリはと、 PR_2 , DE_2 , CA_2 , MSD_2 , DA_2 及びHA (UC_1 又は UC_2 のホスト及びディスクアダプタを介す。(ユニット UC_2) とを含んでおり、これらのエレメン る)デュアルアクセス型であることが理解されよう。更トは OC_1 とないこと全く同一の参照符号を付 OC_2 の各々が同形であり且つ 2

つのバスB1及びB2に接続されているため、互換可能で ある。その結果、UC1の構造エレメントの1つが(例 えば全体又は一部の故障、保守又は移動のために)使用

不能な場合にUC2の対応するエレメントで代替するこ とができる。同様に、ユニットUCI又はUC2の一方が 使用不能な場合(電源が切断された場合、又は保守作業 中) には他方のユニットで代替する。二重のMultibus I 1を有する完全に冗長な本発明の周辺サブシステムの構 造(ハードウェア及びマイクロソフトウェアの両方)は データの完全な保護とセントラルホストH₁のデータ可 10 用性とを確保する。 【0049】ホストアダプタ (例えばHA1) 及びディ

スクアダプタ(例えばDAI)のより詳細なハードウェ ア構造を図3に示す。アダプタ夫々HA2~HA4及びD Az~DAzのハードウェア構造はHA」及びDA」につい て以下に記載する対応する構造と完全に同形であること が理解されよう。

【0050】ホストアダプタHAIは、接続チャネルC E1及びCE2によりセントラルホストH1及びH2に接続 するための(上記IPI-3規格により規定される型の)イ 20 ンターフェース I H1と、好適態様によると約512~ 768KBの容量を有するホストパッファメモリ (簡単 にホストパッファと呼称する) MTH₁と、ホストアダ プタの機能を制御するマイクロプロセッサMPH」(例 えばRISC型のAMD 29000マイクロプロセッ サ)と、マイクロプロセッサMPHIに関連するRAM 型メモリであって、例えばホストアダプタHA」に搭載 されるマイクロソフトウェアモジュールの種々の命令を 受け取るように構成された1つのRAM型メモリとデー タのための1つのRAM型メモリ (夫々命令及びデータ に充てられるこれらの2つのRAM型メモリは例えば各 々256Kの容量を有する)とから構成されるRAM型 ·メモリRAH₁と、パスB₁を介してホストアダプタをコ ントロールユニットの他のエレメントと接続するための マイクロコントローラMCHiと、上記IEEE規格1296に より規定されるMultibus IIバスBıとの接続用インター フェースであって、例えば本発明の周辺サプシステムP SS1, PSS2の他の構成エレメントとメッセージモー ドで通信するVL 82c389コプロセッサ (Intel社製) によ り構成されるインターフェースIBHiとを含む。

【0051】上記ホストアダプタの全構成エレメントは マイクロプロセッサMPHιの内部バスBIıにより相互 に通信する。

【0052】ディスクアダプタDA1のハードウェア構 造はホストアダプタHA」のハードウェア構造と同様で ある。

【0053】即ちアダプタDAiは、上記IEEE規格 1296により規定されるパスB」との接続用接続イン ターフェース I BD:と、ディスクメモリD:~Dcに書 き込むべきデータ又は該ディスクメモリに書き込まれた 50

データの読み取りに由来するデータのためのバッファメ モリ(より簡単にディスクバッファと呼称する)MTD 1と、ディスクアダプタのコマンドマイクロプロセッサ MPD」と、相互接続用マイクロコントローラMCD 1と、マイクロプロセッサMPD1に関連するRAM型メ モリRAD1と、接続チャネルCS1及びCS2を介して ディスクメモリパンクBMD1に接続するためのインタ ーフェースID」(このインターフェースは上記IPI -2規格により規定される)とを含む。

10

【0054】ホストアダプタ及びディスクアダプタHA 1及びDA1のハードウェア構造は、マザーボード及びド ーターボードから構成される。

【0055】即ちホストアダプタHA1は、マザーボー ドCMH₁とドーターボードCFH₁とを含み、ディスク アダプタDAュはマザーボードCMDュとドーターボード CFD₁とを含む。

【0056】マザーボードСМН、は上記エレメントM TH1, MPH1, RAH1, MCH1, IBH1を含み、 マザーボードCMD: はエレメントMCD:, MTD:, RAD1, MPD1及びIBD1を含む。

【0057】ドーターボードCFH1はインターフェー ス I H₁を含み、ドーターボード C F D₁ はインターフェ ース I D₁ を含む。

【0058】2つのマザーボードCMH1及びCMD1は 厳密に同形であり、したがってホスト及びディスクアダ プタHA1及びDA1はドーターボードCFH1及びCF D₁以外は同一のハードウェアを有することが理解され よう。マザーボードCMHı, CMDıは、Mutibus II型 の単一バス(例えばB1)に接続できるという意味でmon o-Multibus II型である。

【0059】コントロールユニットUC1の種々の構造 エレメントPR1, CA1, DE1のハードウェア構造を 図4に示す。

【0060】これらのエレメントPR₁, CA₁, DE₁ の各々はマザーボード夫々 CMP1, CMC1及びCMD ıと、少なくとも1つのドーターボードCFCi及びCF Dı (夫々CAı 及びDAı の場合) とから形成される。

【0061】種々のマザーボードCMP1, CMC1及び CMD: は同一のハードウェア構造を有する。

【0062】即ち、マザーボードСМР」は、いずれも 内部パス5に接続されたハードウェアコンポーネント1 ~8を含み、マザーボードСМС,は、いずれも内部パ ス15に接続されたハードウェアコンポーネント11~ 18を含み、マザーボードCMD」は、いずれも内部バ ス25に接続されたハードウェアコンポーネント21~ 28を含む。

【0063】ハードウェアコンポーネント1~8、11 ~18及び21~28は夫々上記順序で相互に同形であ る。即ち、エレメント1,11及び21は相互に同形で あり、エレメント2, 12, 22は相互に同形であり、

以下同様である。したがって、ハードウェアコンポーネ ント11~18及び21~28を認識するためには、ハ ードウェアコンポーネント1~8について説明すれば十 分である。

【0064】コンポーネント1及び2はパスB:及びB2 との通信用インターフェースであり、上記インターフェ ース I BH₁ 及び I BD₁ と同一型である。

【0065】2つのコンポーネント3及び4は、パスB 1及びB2により周辺サプシステムの他の構成エレメント と接続するためのマイクロコントローラである。これら のマイクロコントローラは、上記マイクロコントローラ MCH, 及びMCD, と同一型の例えばIntel 80c32型マ イクロコントローラである。

【0066】 コンポーネント6はセントラルプロセッサ PR₁を構成するコンポーネント全体のコマンドマイク ロプロセッサである。該マイクロプロセッサはRISC 型のAMD 2900マイクロプロセッサからなり、し たがって、上記マイクロプロセッサMPHi及びMPDi と同形である。

TD₁及びMTH₁に等しい)の容量を有するパッファメ モリであり、コンポーネント8は図3に関して上述した と同一型のメモリ(即ちRAH1及びRAD1)と同一の RAM型メモリである。したがってコンポーネント8 は、セントラルプロセッサPRIに含まれる種々のマイ クロソフトウェフモジュールの命令を含む1つのRAM 型メモリと、マイクロプロセッサ6により処理されるデ ータのための1つのRAM型メモリとにより構成され る。

[0068] マザーボードCMP1, CMC1, CMD1 は、bi-Multibus II型のマザーボードである。

【0069】セントラルプロセッサPR:のマザーボー ドCMP1は更に、セントラルプロセッサとDE2とをバ ックアップディスクメモリMSDiに接続するリンクLi とのインターフェースであるハードウェアコンポーネン ト9を含む。インターフェースはしたがってIPI-2 規格型である。

【0070】同様に、ソリッドステートディスクユニッ トのマザーボードCMD1は、PR2及びDE1をMSD2 に接続するリンクL2とのインターフェースを構成する コンポーネント29を含む。

【0071】ソリッドステートディスクユニットDE1 のドーターボードCFDiはこのユニットのメモリプレ ーンを構成し、例えばRAMメモリの複数のカラム(カ ラム1 R1, . . . , 1 R , . . . , 1 R) を含む。

【0072】このメモリプレーンCFDiから又は該メ モリプレーンへの情報(データ及びこれらのデータがメ モリプレーンCMD₁のRAMの内側で位置付けられる アドレス)はパスBDA」を通って輸送され、該パスは このメモリプレーンのRAMメモリカラム全体に供給す 50 プアセンブリ以外に、全ハードウェア構造に共通し且つ

12

るに十分な数のプランチに分割している(ソリッドステ ートディスクユニットが第2のメモリプレーンを含む場 合、該ユニットはBDA1と同一型のバスにより第1の ドーターボードCFDIに接続された第2のドーターボ ードCFD2により構成される)。

【0073】キャッシュメモリCA1のドーターボード CFC₁はドーターポードCFD₁と同一である。

【0074】このドーターボードCFC1はキャッシュ メモリCAiのメモリプレーンを含んでおり、複数の並 列RAM型カラム2R1, ...,

2R により構成され、これらの列の組は . . . , バス (データ及びアドレスバス) BDA2 によりマザー ボードCMC1のパッファメモリ17に接続されてい

【0075】したがって本発明の周辺サプシステムのハ ードウェアアーキテクチャは、一般にホストアダプタ及 びディスクアダプタのマザーボードと、セントラルプロ セッサ、キャッシュメモリ及びソリッドステートディス クユニットのマザーボードとの単に2つの型のマザーボ 【0067】コンポーネント7は512~768K(M 20 一ドの周囲に構築されることが明らかである。これらの エレメントの各々により確保される機能にしたがって異 なる型の1以上のドーターボードがこれらの2つの型の マザーボードの各々に関連付けられる。

> 【0076】この非常に簡単な構造は、Multibus II型 の一方及び/又は他方のパスに接続されたエレメント全 体が同一のボードホルダマガジンの内側に配置されてい る点と相俟って非常に経済的である。更に、製造中に極 めて迅速に組み立てることができる。

【0077】図5について説明すると、本発明の周辺サ 30 プシステムのマイクロソフトウェアアーキテクチャAM しは5つの主なマイクロソフトウェアサプアセンプリ P, H, D, C, Sを含み、該サプアセンプリはP R_1 , HA_1 ($HA_2 \sim HA_4$), DA_1 ($DA_2 \sim D$ A₈), CA₁ (CA₂) 及びDE₁ (DE₂) のハードウ ェア構造に夫々搭載されている。

【0078】各サプアセンブリは夫々特定の機能を有す る所定数のモジュールから構成される。所定のモジュー ルはサブアセンブリ間で共通である。

【0079】同一のサプアセンブリのモジュールは、R AMメモリに配置された共通メモリゾーン(例えばRA H₁, RAD₁, 8, 18, 28) により又は相互間の直 接呼出しにより相互に通信する。

【0080】異なるサプアセンブリに属するモジュール は、MultibusIIを規定するIEEE規格により規定されるよ うなMultibusIIメッセージにより相互に通信し、これら のメッセージはデータについては請求メッセージであ り、要求、応答及び通告については非請求メッセージで ある。

【0081】図5に示す5つのマイクロソフトウェアサ

該ハードウェア構造の各々に含まれるマイクロコントローラ (即ちマイクロコントローラMCH1, MCD1, 3, 4, 13, 14, 23, 24) に関連するの別のサブアセンプリが存在する。このマイクロソフトウェアサブアセンプリを参照符号MICで示す。該サブアセンプリは以下のモジュールを含む。

【0082】構造エレメント $HA_1 \sim GA_4$, $DA_1 \sim DA_8$, PR_1 , PR_2 , CA_1 , CA_2 , DE_1 , DE_2 の各々のハードウェアコンポーネント全体を初期化するように構成されたモジュール m_1 。この初期化はより詳細には2つのコントロールユニット UC_1 及び UC_2 の電源投入時のこれらのハードウェアコンポーネントの種々の試験に関係する。これらの試験は英語の頭文字BIST及びBOOTとして実際によく知られている。

【0083】2つのコントロールユニットの電源投入時に種々のハードウェア構造の相互接続に関係し且つMultibus IIに関する上記IEEE規格1296により規定される接続用モジュールm2(英文用語interconnect spaceとして知られる)。

【0084】コントロールユニットの各々を2つの電源 ALIM1及びALIM2に接続する規格化RS 232型のワイヤリンク (これらのリンクは図1、図2及び図3では簡単にするために図示せず)の管理のためのモジュールm3。

【0085】サプアセンブリHは以下のモジュールを含む。

【0086】モジュールM。はホストアダプタのオペレーティングシステムに係る。以下に示すように、このモジュールM。はサプアセンブリP, H, D, C, Sに共通である。このモジュールは、一方から他方への通行を 30 確保することにより夫々が帰属するサブアセンブリ(この場合H)を構成する種々のモジュール間の連係作業を組織する。

【0087】サプアセンブリP, H, D, C, Sに共通の情報(データ、アドレス)の転送を管理するためのモジュールM1。該モジュールはMultibus IIパス(B1, B2)の一方又は他方を介してこのモジュールが搭載されているハードウェアエレメント(この場合H)から他のエレメントへの情報の転送を確保する。

【0088】ホストアダプタHA1のホストインターフェースIH1の管理のためのモジュールM2。このモジュールは全ホストアダプタHA1~HA8に共通であることが理解されよう。

【0089】メモリRAH₁の命令RAMに含まれるコマンドスタックの管理のためのモジュールM₃。該モジュールは他のサブアセンブリH,D,Sに共通である。

【0090】ホストH₁によりコントロールユニットU C₁及びUC₂にアドレスされるコマンドを実行するため のモジュールM₄。

【0091】例えばセントラルホストH₁からパンクB 50 の保守を担当するオペレータに用意された保守盤とを管

14

MD₁のディスクメモリへのコマンドを受け取り、これらのコマンドをディスクアダプタDA₁に経路指定するモジュールM₅。

【0092】ホストアダプタのハードウェアコンポーネントの一方又は他方にエラーが検出されたときに再始動及びエラー処理するためのモジュールM₆。このモジュールはサプアセンブリH, D及びSに共通である。

【0093】例えばサンプリングを実施する監視及び管理モジュールMrは、モジュールmz (上述)との接続、例えばホストアダプタが属するコントロールユニットの電源が切断した場合にコンテキストの救済、テーブル初期化等を確保する。このモジュールはサプアセンプリH, D及びSに共通である。

【0094】ホストパッファメモリMTH₁の管理のためのモジュールM₁₀。

【0095】ホストアダプタDAIに搭載されるサプアセンブリDは、上記に規定したモジュールMoと、同様に上記に規定したMultibus II転送管理用モジュールMiと、上記に規定したコマンドスタックの管理のためのモジュールMoと、上記に規定したバッファメモリMTDIの管理のためのモジュールMoと、上記に規定した再始動及びエラー処理モジュールMoと、上記に規定した監視及び管理モジュールMoと、セントラルホストからバンクBMDIのディスクメモリの一方又は他方へのコマンドを翻訳するためのモジュールMoとを含む。

【0096】ソリッドステートディスクユニットDE1 及びDE2のマイクロソフトウェアサブアセンブリS は、マイクロソフトウェアサブアセンブリDと厳密に同 一である。

30 【0097】キャッシュメモリCA1, CA2のマイクロソフトウェアサプアセンプリCは、モジュールMo(上記)と、Multibus IIパスの一方又は他方を経る情報の転送を管理するためのモジュールM1(上記)と、キャッシュメモリCA1, CA2に含まれるテーブルを管理するためのモジュールM11とを含む。

【0098】2つのセントラルプロセッサPR1及びPR2の各々に搭載されるマイクロソフトウェアサプアセンプリPは、オペレーティングシステムに関するモジュールMo(上記)と、Multibus II転送を管理するためのモジュールM1(上記)と、対応するコントロールユニット(UC1、UC2)の初期化モジュールM12と、2つのコントロールユニット間の通信用モジュールであって、特に一方のコントロールユニットの構造エレメントの1つが使用不能の場合にこれらの2つのコントロールユニット間で情報交換を設定するように構成されたモジュール(このとき、他方のユニットの対応する構造エレメントは使用不能なエレメントにより通常実施されるオペレーションを実行するように構成される)M12と、電源ALIM1(ALIM2)と本発明の周辺サプシステムの保守を担当するオペレータに用音された保守数とを管

理するためのモジュールMitと、電源が切断された場合 に対応するコントロールユニット全体のコンテキストを 救済するためのモジュールM16と、電源が切断され、前 記モジュールMisにより対応する救済が行われた後にソ リッドステートディスクユニットDE1. DE2の書き込 み又は読み取りオペレーションを再始動するためのモジ ュールM11と、バックアップディスクメモリMSD ı(MSD2)とこれに関連するセントラルプロセッサ (即ち P R1) との間のインターフェースを管理するた めのモジュールMisとを含む。

【0099】上記マイクロソフトウェアサプアセンブリ の各々がどのように作動するか、及び該サブアセンブリ を構成するこれらのモジュールの各々が他のモジュール との関連でどのように作用するかについては、ディスク メモリパンクBMD1 及びキャッシュメモリCA1, CA 2の内側のオペレーションに関する特に図7A及び図7 B並びに図8A及び図8Bと共に以下の説明から良く理 解されよう。

【0100】まず最初にセントラルプロセッサPR 1 (PR2) のサブアセンブリPの役割を大まかに説明し よう。

【0101】2つのセントラルプロセッサPR1及びP R2は、コントロールユニットUC1及びUC2の各々に 属する種々のハードウェアエレメントの夫々親装置であ る。該セントラルプロセッサは、夫々に割り当てられた 機能を実行できるように種々のエレメントHAI~H As, DA1~DAs, DE1, DE2, CA1, CA2の実 行プログラムを内側にロードする。当然のことながら、 これらのプログラムの実行は上記機能サブアセンブリ H, D, C, Sに対応する。プロセッサPR₁及びPR₂ 30 は、例えばパックアップ回転ディスクメモリMSD₁及 びMSD2に保存されたこれらのプログラムを探索す る。その場合、これらのパックアップメモリはデュアル 機能、即ちまず第1にアダプタDA1, DA2等が使用不 能な場合に、まだ保存されずにバンクBMD1, BMD2 等の回転ディスクメモリへの書き込みを待機している情 報をバックアップする機能と、第2に上記実行プログラ ムを保存する機能とを有する。しかしながらこれらのプ ログラムは、プロセッサPRI及びプロセッサPR2の両 方に接続されたシステムディスクメモリと呼称される特 40 別のディスクメモリに保存され得る。以下の説明では、 バックアップ回転ディスクメモリMSD1及びMSD2も システムディスクメモリの役割を果すと仮定する。

【0102】本発明の周辺マスメモリサプシステムの初 期設定は以下のように行われる。

【0103】各コントロールユニット(UC1, UC2) は電源を入れると自動的にプートロードされるように構 成されている。プートロード(即ちコントロールユニッ トを含む構造エレメントのハードウェア構造の各々にお 行) は、 (パックアップディスクメモリがシステムディ スクメモリの役割を果すため) バックアップディスクメ モリ中のファイルから行われる。初期設定は順次以下の オペレーションの実行を含む。

【0104】ハードウェア構造の各々についてマイクロ コントローラMCH₁, MCD₁, 3, 4, 13, 14, 23, 24はモジュールmiの命令を実行し、そのハー ドウェアコンポーネントを初期設定する。

【0105】この間PRIのハードウェア構造は、ディ 10 スクメモリMSD」からプートロードされ、他の構造工 レメントの他のハードウェア構造はそれ自体のマイクロ ソフトウェアサプアセンプリがロードされるのを待機す る。換言するならば、セントラルプロセッサPR1はモ ジュールMo, M1, M12, M13, M14, M15, M16及び M₁₇によりRAMメモリ8にロードされる。

【0106】次にプロセッサPRiは、コントロールユ ニットUCIを構成する他のハードウェア構造の各々に ローディングコードを送る。次に該プロセッサは、Mult ibus II型の2つのパスの一方又は他方を介して該ハー ドウェア構造に対応するマイクロソフトウェアサブアセ ンプリ(プロセッサがバックアップディスクメモリMS D₁中で探索し、例えばそのパッファメモリ7中に保存 しておいたサブアセンブリ)を送る。

【0107】エレメント (DE1, CA1, HA1, D A₁) の各々は、該エレメントに含まれるマイクロコン トローラによりモジュールmo, m1, m2, m3の各々を 実行することによりそのハードウェアコンポーネントを 初期設定する。次に、該エレメントは実行しようとする マイクロソフトウェアサプアセンブリを含む種々のモジ ュールをロードする。

【0108】システムディスクメモリとしての機能にお いてバックアップディスクメモリが何らかの理由でセン トラルプロセッサPRIによりアクセス不能な場合、こ のセントラルプロセッサは他方のコントロールユニット UC2のセントラルプロセッサPR2によりロードされ る。いったんロードされると、PR1は、UC2のシステ ムディスクメモリとして機能する他方のディスクメモリ MSD2中でコントロールユニットUC1の構造エレメン トのマイクロソフトウェアサブアセンブリをロードする ためのファイルを探索する。

【0109】コントロールユニットのハードウェア構造 の各々が該ハードウェア構造に対応するマイクロソフト ウェアサプアセンブリを含む全モジュールをロードされ るや否や、こうして形成された構造エレメントは該エレ メントに割り当てられた機能を実行することができる。

【0110】マイクロソフトウェアサブアセンブリがど のように作動するかをよく理解するためには、バンク (例えばBMD1) のディスクメモリ内に情報を書き込 むオペレーションがHAI, DAI及びCAIにロードさ ける種々のマイクロソフトウェアサプアセンプリの実 50 れるサプアセンブリH, D及びCを含むマイクロソフト

ウェアモジュールの各々によりどのように実施されるか を示す図7A及び図7Bをまず参照されたい。

【0111】図6も参照することができ、同図は、HA」及びDAIに搭載されるソフトウェアサブアセンブリのモジュールが相互にどのように機能するかを示すと共に、データブロックがバンクBMDI(又はBMD2等)のディスクメモリの1つとキャッシュメモリCAI(CA2)との両方で読み取られるときにこれらのモジュールの各々により実施される種々のオペレーションを示す。

【0112】データブロックがBMD1のディスクメモリD1~D6の1つ及びキャッシュメモリCA1で読み取られる時に関連する種々のオペレーションを説明する前に、情報がディスクメモリにどのように書き込まれるか、及びキャッシュメモリの役割についてまず説明することが肝要である。

【0113】データプロックをディスクメモリの磁気デ ィスクに書き込むために、ディスクメモリは各々同一の 長さを有するセクタに分割されている。これは固定フォ ーマットメモリとして知られるディスクメモリで現在一 般に使用されている。種々のセクタはすべて同一のパイ ト数(例えば512K)を有する。各セクタにはヘッ ダ、データブロック及びフッタが順次書き込まれる。へ ッダは磁気ディスクのトラック上のセクタでヘッダが位 置する物理的位置に情報を含み、フッタはデータの完全 性を確認するための情報を含み、このセクタに記録され る全パイトが正しいか否かを確認する。情報書き込みの ためのこのようなセクタ構成及びセクタ内の分配は非常 によく知られており、従来のディスクメモリで広く使用 されている。本発明の周辺サプシステムでもこの書き込 み構成をソリッドステートディスクユニットDE1及び DE2で使用する。

【0114】ディスクメモリに関するオペレーションの過程ではしばしば同一のデータブロックが読み取られることが予想される。換言するならば、経時的に同一のデータブロックへのアクセスの確率は非常に高い。更に、複数のデータブロックが逐次読み取られる場合、第1の所定のデータブロックがいったん読み取られてから同一のデータブロックがこの同一の所定のブロックに引き続いて読み取られる確率も高い。

【0115】上記の理由から、高頻度で読み取られる確率が高いデータを正確に含むキャッシュメモリが使用される。したがって、これらのデータはキャッシュメモリに直接読み取られ、対応するディスクメモリで探索する必要はない。

【0116】データは次に、磁気ディスクメモリのアクセス時間よりも実質的に著しく短いキャッシュメモリのアクセス時間(磁気ディスクメモリの数十ミリ秒に対して約0.1ミリ秒)で読み取られる。

【0117】キャッシュメモリCA1の内側で、情報は 50

ックの各々はヘッダと、後続するデータ(典型的にはデータフィールドと呼称される)と、後続するフッタとを含む。ヘッダ及びフッタの夫々の役割は、磁気ディスクメモリに記録されるデータのセクタのヘッダ及びフッタと同一である。

10 【0118】単一のキャッシュメモリのデータフィール ドは、パンクBMD1, BMD2等の1つに属するディス クメモリの磁気ディスクのN(整数)個のセクタに記録 される全データに対応する。

【0119】各キャッシュプロックと、所与のディスクメモリに属する所与の磁気ディスクの種々の対応するセクタとの間の対応はテーブルに示される。テーブルは例えばマザーボードCMC1に属するRAMメモリ18のメモリスペースを占有する。

【0120】図7A及び図7Bは、データの一部がキャ の ッシュメモリCA」で読み取られるか否かに拘わらず、 バンクBMD」のディスクメモリのいずれか1つにおけるデータプロックの読み取り時に、ホストアダプタHA 」とディスクアダプタDA」との間、ディスクアダプタと キャッシュメモリとの間、及びキャッシュメモリとホス トアダプタHA」との間の対話を示す。

【0121】読み取りオペレーションは以下の通りである。

【0122】1) ホストアダプタHAIは、例えばメモリRAHIに配置されるコマンドスタック中に送られるコマンドメッセージCMDとしてホストHIからの読み取り要求を受け取る。このオペレーションはモジュールMI及びMIにより順次実行される。

【0123】2) コマンドメッセージCMDの内側でモジュールMs はデータブロックを読み取るべきディスクメモリのアドレスをデコードする。このディスクメモリは簡単にリソースと呼称される。

【0124】3) モジュールMs はリソースのアドレスをデコードするや否や、コマンドメッセージMSG CMDを作成する。

グ 【0125】4) 実際にMultibus II型のメッセージ であるこのメッセージMSG CMDは、モジュールM 」の指令下にバスB」を通ってディスクアダプタDA」に 送られる。

【0126】5) メッセージはモジュールM₉の指令下にマイクロプロセッサMPD₁によりデコードされ

【0127】6) 該モジュールMaは妥当性をチェックする。

【0128】モジュールM。はホストH; が該当データブロックを読み取ろうとするリソースを予約する。 いった

- んリソースが予約されたらオペレーション100に移 る。

【0129】100: モジュールMiの指令下で、デ ィスクアダプタはキャッシュメモリCAιのプロセッサ 16に問い合わせコマンドCIを送る。このコマンドの 目的は、データブロックがドーターボードCFC1のR AMメモリに記憶されているか否かを認識することであ

【0130】101: キャッシュメモリのテーブルを 管理するためのモジュールM:1は該当データプロックの 10 とをホストH:に知らせる。 有無を知るためにキャッシュメモリのテーブルを探索す

[0 1 3 1] A) まず応答がイエスであると仮定す

【0132】キャッシュメモリCA」とホストアダプタ HA」との間に対話が設定される。この対話は次のオペ レーション102A~111を含む。

【0133】102A: キャッシュメモリCA:のモ ジュールM1は、パッファメモリMTH1のページを予約 する要求をホストアダプタに送る。

【0134】103: ホストアダプタの管理モジュー ルM。は次に、キャッシュメモリCA」に読み取ろうとす るデータブロックを一時的に記憶するために、バッファ メモリMTH₁のページを割り当てる。パッファメモリ のページが割り当てられるや否やオペレーション104 に移る。

【0135】104: ホストアダプタはモジュールM 1の指令下に、バスB1を介してキャッシュメモリにメッ セージを送り、そのパッファメモリMTH1のページが 割り当てられたことを知らせる。

【0136】105: キャッシュメモリのデータブロ ックは、キャッシュメモリ及びホストアダプタのモジュ ールMI の指令下でパッファメモリMTHI に転送され

【0137】106: プロックの全データがパッファ メモリMTH; に記憶されるや否や、ホストアダプタは 該当データプロックを転送することをホストHiに通知 する。この通知はモジュールM2の指令下に行われる。

【0138】107: ホストH₁が転送を受諾するや 否や、モジュールM2の指令下にホストアダプタにより 40 転送が実施される。

【0139】108: オペレーション106及び10 7が実行されている間、キャッシュメモリは信号HIT をディスクアダプタDA: に送り、該当データブロック がキャッシュメモリからホストアダプタHAIに転送さ れたことを知らせる。このメッセージHITは、キャッ シュメモリのモジュールMiによりキャッシュメモリC A₁からディスクアダプタDA₁に送られる。

【0140】109: ディスクアダプタはメッセージ

答メッセージMSG REPTを作成する。

【0141】110: ディスクアダプタは次に、ディ スクアダプタ及びホストアダプタのモジュールM1の指 令下で応答メッセージMSG REPをホストアダプタ HAIに送る。

【0142】111: ホストアダプタは応答メッセー ジMSG REPを受け取るや否やモジュールM2の指 令下で完了送信信号を送り、キャッシュ CA1 における データプロックの読み取りオペレーションが完了したこ

【0143】B) 応答がノーであると仮定する。

【0144】オペレーション101(上記)に引き続き オペレーション102Bを実施する。

【0145】102B: キャッシュメモリCA, はそ のモジュールM₁によりパスB₁を通ってディスクアダプ タDA1にメッセージを送り、データプロックがそこに 存在しないことを知らせる。このメッセージがDAiに よりうけとられると、次のオペレーション8に移る。

【0146】8) アダプタDA1は、リソースで読み取 られるデータプロックを受け取るためにバッファメモリ MTD₁の1ページ以上を割り当てる(モジュールM₁。 により実施されるオペレーション)。こうして次のオペ レーションに移る。

【0147】9) モジュールMs の指令下にリソースに おけるデータブロックの読み取りが実施される。

【0148】10) 読み取りが完了すると、データプロ ックはパッファメモリMTDIの割り当てられたページ に一時的に記憶され、アダプタDAi はモジュールMi の 指令下にそのパッファメモリMTH」~HA」のページ割 30 り当て要求を送る。

【0149】11) この要求に応答してHA」は該当す るデータプロックを受け取るためにそのバッファメモリ MTH₁のページを割り当てる。

【0150】12) HAIはパスSIを介してDAIにメ ッセージを送り、MTHIの1ページ以上が割り当てら れたことを知らせる (HAI 及びDAI のモジュール

【0151】13) DA: は次にこの最後のメッセージ に応答して、これらの2つのアダプタのモジュールM₁ の指令下にリソースで読み取られた情報をHAIに転送 する。

【0152】14A)ホストアダプタはモジュールM2 の指令下に、リソースで読み取られ且つバッファメモリ MTH₁に一時的に記憶されたデータブロックをすぐに 転送するようにホストH₁に知らせる。

【0153】14B) オペレーション14Aしが実施さ れている間、ディスクアダプタは応答メッセージMSG

REPを作成する。このメッセージはディスクアダプ 夕及びホストアダプタのモジュールM₁の指令下にHA₁ HITを受け取るや否や、モジュールMoの指令下で応 50 に送られる (オペレーション15B)。 HA1はこの応

答メッセージを受け取ると、オペレーション15Aを実 行する。

【0154】15A) HAI はモジュールM2の指令下で ホストH」にデータブロックを転送する。この間、DA」 はオペレーション15B及び16Bを実行する。

【0155】15B) ディスクアダプタはモジュールM ®によりリソースを解放し、次いでモジュールM10の指 令下にパッファメモリMTD1を解放する(オペレーシ ョン16B)。

データ転送を完了するや否や、ホストに完了送信信号を 送り、リソースにおけるデータブロックの読み取りの全 オペレーションが完了したことを知らせる(モジュール M_2).

【0157】17A) ホストアダプタは次にモジュール Mioの指令下にMTHiを解放する。

【0158】図8A及び図8BはキャッシュメモリCA ı又はBMDı, BMD2等のようなパンクのディスクメ モリのいずれか1つにデータブロックを書き込むために 実行される全オペレーションを示す。

【0159】HAIとDAIとの間の対話に関するオペレ ーションセット1~8は、リソース又はキャッシュメモ リCAIにおけるデータブロックの読み取りについて図 7 A及び図7Bに関して上述したオペレーション1~8 と厳密に同一である。その後、オペレーション20に移 る.

【0160】20) ディスクアダプタDA1は、書き込 むべきデータブロックの転送を要求するためにバスBュ を通ってホストアダプタHA1にメッセージを送る。こ Miの指令下に行われる。

【0161】21)次にホストアダプタは、データブロ ックを受け取るためにホストパッファメモリMTHiの 1ページ以上を割り当てる(モジュールMio)。

【0162】22)次にHAIは、書き込むべきデータ プロックを転送すべきであることをセントラルホストH 1に知らせる(モジュールM2)。

【0163】23) 次にセントラルホストは、オペレー ション21で割り当てられたパッファメモリのページに 一時的に記憶されていた書き込むべきデータブロック を、モジュールM2の指令下に転送する。

【0164】24) 次にHA」は、書き込むべきデータ プロックを後で受け取るためにパッファメモリMTD1 の1ページ以上を割り当てるように要求するメッセージ をDA1に送る(2つのアダプタのモジュールM1)。

【0165】25) このメッセージに答えてDA1はM TD1の1ページ以上が割り当てられたことを知らせる メッセージをHAIに送る(モジュールMI)。

【0166】26) 次にHA, は書き込むべきデータブ ロックをDA1に転送し、DA1は先に割り当てられたM 50 る。

TDIのページに該データプロックを一時的に記憶す

【0167】27) MTD: に書き込むべきデータプロ ックを受け取ると、DAIは応答メッセージMSG R EPを作成する(モジュールMs)。DA1はモジュール Mi の指令下に該応答メッセージをHAi に送る(オペレ ーション28)。

【0168】29) HA1はメッセージMSG REP を受け取ると、モジュールM2の指令下に完了送信信号 【0156】16A)ホストアダプタはホストHıへの 10 をホストに送る。ホストHıにとってこのメッセージ は、予約されたリソース又はキャッシュメモリCA」の いずれかで(実際にはまだであるが)データブロックの 書き込みオペレーションが完了したことを意味する。

【0169】次にオペレーション30に進む。

【0170】30) モジュールMaの指令ドで、アダプ タDA1は該当リソースにデータブロックを書き込む。 この書き込みと平行してディスクアダプタは、モジュー ルM₁ の指令下に2つのパスB₁, B₂の一方又は他方を 通ってコマンド信号CIWをキャッシュメモリCAIに 20 送る。この信号の目的は、書き込むべきデータプロック をそのメモリCFC1 に書き込むことができるか否かを 該キャッシュメモリに尋ねることである。コマンド信号 CIWを送ることがオペレーション128の目的であ

【0171】129: 128に答えてキャッシュメモ リはモジュールMinの指令下に、データプロックをキャ ッシュメモリに書き込むべきであることを意味する信号 HIT、又はそうすべきでないことを意味する信号HI Tパーをディスクアダプタに送る(前者はオペレーショ のオペレーションは 2 つのアダプタの 2 つのモジュール 30 ン1 3 0 A、後者は 1 3 0 B)。自明のように後者の場 合、オペレーション130Bに答えてディスクアダプタ は以後、キャッシュメモリCAIを無視する。前者の場 合(130A)、手続きはオペレーション131に進

> 【0172】131: ディスクアダプタはメモリCF C:に書き込む前に書き込むべきデータブロックを一時 的に記憶するために、キャッシュパッファメモリ17の 1ページ以上の予約を要求するメッセージをキャッシュ メモリに送る。このオペレーションはDA1及びCA1の モジュールMiの指令下に行われる。

【0173】132: CA₁のモジュールM₁の指令下 に、CAIはパッファ17の1ページ以上が書き込むペ きデータブロックを一時的に記憶するために割り当てら れたことをDAIに知らせる。

【0174】133: オペレーション132に答え て、DAiはCAiのパッファメモリ17に書き込むべき データブロックを転送する。

【0175】134: データブロックは17に転送さ れるや否やMinの指令下にメモリCFCiに転送され 【0176】オペレーションセット128A~134はオペレーション30(上記)と平行して実施される。

【0177】このオペレーション30後、手続きはオペレーション31に移る。

【0178】31) 書き込むべきデータプロックセット が書き込まれると、モジュールMa はリソースを解放す る。

【0179】32)リソースがいったん解放されると、 モジュールMioは先に割り当てられていたパッファメモ リMTDiのページを解放する。

【0180】33)いったんオペレーション32が完了すると、DAIはモジュールMIの指令下にホストアダプタにメッセージを送り、オペレーション34でそのホストパッファメモリMTHIを解放できるようにする。

【0181】ホストアダプタHA1が使用不能であることが判明したならば、該ホストアダプタはUC2の対応するアダプタHA2で代替される。同様に、DA1はDA2で代替される。こうして、B2を介してHA2, DA2及びCA2の間に対話が設定される。

【0182】ユニットUC1全体が使用不能であるならば、CA1に含まれ、同様にCA2にも書き込まれたデータはCA2で直接読み取られ、HA1、DA2及びCA2の間で対話が行われる。この場合も、キャッシュメモリCA1、CA2へのデュアルアクセスと、CA1及びCA2の両方に書き込まれる冗長性の利点は明らかである。

【0183】図6、図7A、図7B、図8A及び図8Bから明らかなように、所定数のモジュールは、ホストアダプタ、ディスクアダプタ又はキャッシュメモリのいずれであろうとも、ハードウェア相互間で共通の多数のオペレーションを実行する。例えばモジュールM2及びM10がその例である。モジュールM2、M9及びM8の重要性にも着目されたい。

【0184】所定のデータブロックの全読み書きオペレ ーションは、2つのソリッドステートディスクユニット DE₁及びDE₂に関して同一の方法で実施されることに 留意すべきである。回転ディスクメモリと同様に、書き 込むべきデータプロックは同一バイト数を含むセクタに 分割され、1つのセクタの情報の組は相互に連続するア ドレス、例えばユニットアドレスを有する記憶場所に書 き込まれる。本発明の好適実施態様によると、データは 40 7エラー修正ピットECC (エラーコレクタコード) に 加えられる4パイトに分配される有効な39又は32ビ ットのフォーマットとして書き込まれ、このエラーコレ クタコードはダイナミックRAMメモリで従来から使用 されている。図7A、図7B、図8A及び図8Bに示す ような読み書き方法をDEI又はDE2のようなソリッド ステートディスクも良好に使用できるようにするために は、以上の全説明でディスクアダプタDA」をマザーボ ードCMD1 に置き換えれば十分であり、マイクロプロ セッサ26はマイクロプロセッサMPD」と同一の役割 50 24

を果し、パッファメモリ27はディスクアダプタのパッファメモリMTD」と同一の役割を果す。データがメモリCFD」にいったん書き込まれると、パックアップディスクメモリMSD」は遮蔽時間で更新され、メモリCFD」に書き込まれたプロックと同一のデータプロックを受け取り、これらのデータはホストパッファMTH」に由来する。

【図面の簡単な説明】

【図1】本発明の周辺サプシステムのハードウェアアー 10 キテクチャの最も単純な形態である第1の実施態様の説 明図である。

【図2】本発明の周辺サプシステムのハードウェアアー キテクチャの最も複雑な形態である第2実施態様の説明 図である。

【図3】ホストアダプタ及びメモリアダプタのハードウェア構造の詳細図である。

【図4】本発明の周辺サプシステムの2つのコントロールユニットの一方のセントラルプロセッサ、キャッシュメモリ及びソリッドステートディスクユニットのハード20 ウェア構造の詳細図である。

【図5】本発明の周辺サプシステムのコントロールユニットを構成するハードウェアエレメントの各々にマイクロソフトウェアアーキテクチャの種々の機能サプアセンブリをどのように搭載するかを示す説明図である。

【図6】ホストアダプタ及びメモリアダプタに固有のマイクロソフトウェアアーキテクチャの機能サプアセンブリが夫々どのように構成されるかを示す構成図である。

【図7A】キャッシュメモリとマスメモリのディスクメモリの1つとの両方でデータブロックの読み取りオペレーションを実行できるように、ホストアダプタとディスクメモリアダプタとの間、及びこれらのアダプタとキャッシュメモリとの間の対話を説明するフローチャートである。

【図7B】キャッシュメモリとマスメモリのディスクメモリの1つとの両方でデータブロックの読み取りオペレーションを実行できるように、ホストアダプタとディスクメモリアダプタとの間、及びこれらのアダプタとキャッシュメモリとの間の対話を説明するフローチャートである。

40 【図8A】 キャッシュメモリとマスメモリのディスクメモリとの両方への書き込みオペレーションを実行できるように、ホストアダプタとディスクメモリアダプタ間及びこれらのアダプタとキャッシュメモリとの間の対話を示すフローチャートである。

【図8B】 キャッシュメモリとマスメモリのディスクメモリとの両方への書き込みオペレーションを実行できるように、ホストアダプタとディスクメモリアダプタ間及びこれらのアダプタとキャッシュメモリとの間の対話を示すフローチャートである。

50 【符号の説明】

PSS₁, PSS₂ 周辺マスメモリサプシステム
H₁, H₂, H₃, 4。 セントラルホスト
UC₁, UC₂ コントロールユニット
BMD₁, BMD₂ マスメモリ
ALIM₁, ALIM₂, BAT₁, BAT₂ 電源
PR₁-PR₂, DE₁-DE₂, CA₁-CA₂, HA₁-

HA2, DA1-DA2構造エレメント B1, B2 パス AML マイクロソフトウェアアーキテクチャ B, H, D, C, S 機能マイクロソフトウェアサブア センブリ

F1G.5


FIG.1

HA3 HA1 DE1 CA1 PR1 PR2 CA2 DE2 B2 HA2 HA4


BMD1 DA5 DA3 DA1 DA6 DA6 BMD3 BMD1

BMD2 DA6 DA6 DA6 BMD3 BMD4

[図2]



【図4】



HA1 1,14 A ,15 A ,16 A 106,107, 111, 22,23,29 (M7 1 (M10 11,170,103 21 , 34 Ho 104 2,3 mδ 4,10,12,13,158,104,105, 110,26,24,25,28,20,33 m_Z DA 1 4,10,12,13,158,100,108,10 ,20,26,24,25,28,33,128,304 ,131,133,130B Мз Hz 5,6,148, 109, 27 8,16 B, 32 **m**1 Μo ωō

7,9,158,31,30


FIG.6

™2


™3

【図6】

【図7B】



[図8A]



Twosa- CA1 - CA2 12 24-12 7007 1

FIG.8A

[図8B]




FIG.8B

フロントページの続き

(72)発明者 パトリスイア・ジヤコミニ フランス国、78390・ボア・ダルシ、リ ユ・バラゲ、12